課程系列

RTL Anti-Tampering Design｜RTL 防竄改設計

規劃 16 課，依明確的故障模型檢查暫存器、控制流程、權限交接與驗證證據。

已發布 16 課 · 規劃中 0 課

課程大綱

01
已發布
RTL Anti-Tampering Design 第一課：功能正確，為什麼仍不安全？
沿著權限判斷，追到下游真正接受操作的時刻。
02
已發布
RTL Anti-Tampering Design 第二課：Fault model 怎麼寫，才知道測到了什麼？
寫清楚位置、效果、時間、故障數量與可信邊界。
03
已發布
RTL Anti-Tampering Design 第三課：暫存器的值，怎樣才算可信？
依故障假設比較 parity、互補編碼與 ECC。
04
已發布
RTL Anti-Tampering Design 第四課：多位元控制訊號：哪個值能放行請求？
檢查完整解碼與上游單一失效點。
05
已發布
RTL Anti-Tampering Design 第五課：DMR、TMR 與共同失效：副本一致證明了什麼？
把 voter 故障與副本間的相依性納入分析。
06
已發布
RTL Anti-Tampering Design 第六課：計數器與進度：一致的數值也可能提早完成
找出看似一致、實際卻錯誤的輪數與進度。
07
已發布
RTL Anti-Tampering Design 第七課：FSM 狀態編碼：碼距只保護指定的保存狀態
檢查 Hamming distance 與合成後的狀態編碼。
08
已發布
RTL Anti-Tampering Design 第八課：FSM 轉移與歷史：許可必須屬於這次交易
區分合法狀態與有權限的控制流程。
09
已發布
RTL Anti-Tampering Design 第九課：Shadow register 與安全 CSR：保護整次更新
保護更新、鎖定與提交協定。
10
已發布
RTL Anti-Tampering Design 第十課：Alert 與局部回應：偵測是否趕上接受？
量測偵測何時才能阻止操作被接受。
11
已發布
RTL Anti-Tampering Design 第十一課：Reset、時鐘、CDC 與生命週期
審查啟動、跨時脈域與除錯權限。
12
已發布
RTL Anti-Tampering Design 第十二課：Secure Boot 與金鑰釋出
把映像、版本與金鑰權限接到最終判斷。
13
已發布
RTL Anti-Tampering Design 第十三課：DFA、SIFA 與資訊洩漏
區分控制安全與密碼資訊洩漏。
14
已發布
RTL Anti-Tampering Design 第十四課：RTL 與 netlist 故障攻擊活動
建立可重現的實驗並分類反例。
15
已發布
RTL Anti-Tampering Design 第十五課：校準實體故障注入模型
對照實體觀察與數位故障模型。
16
已發布
RTL Anti-Tampering Design 第十六課：設計審查與證據包
報告範圍、覆蓋率、反例與未定項目。