先看懂先進封裝：把晶片彼此搬近
AI 晶片的問題不只在單顆 die 夠不夠強，還在資料能不能在 GPU、HBM、interposer、substrate 與 PCB 之間順利流動。先進封裝就是在處理這些距離、頻寬與連接密度的問題。
這篇會把 CoWoS、Si Interposer、CoPoS、ABF substrate 與 PCB 分成不同層次來看：哪一層負責超細線路，哪一層負責承載封裝，哪一層把系統接到主板。
讀的時候先記住：先進封裝不是把零件堆在一起，而是在有限面積、功耗、散熱與良率之間，替資料找一條更短、更寬、更可靠的路。
AI 晶片的效能不只取決於 GPU 或 ASIC 本身，也取決於資料能不能在晶片、HBM、封裝基板與主機板之間快速、穩定、低功耗地移動。當模型越來越大、記憶體頻寬需求越來越高，封裝就不再只是把晶片「包起來」的後段製程，而是系統架構的一部分。
這篇小教室用 7 張圖建立一個封裝堆疊的地圖：CoWoS 負責把 GPU 與 HBM 放到高密度互連平台上；Si Interposer 提供微米級的短距離線路；ABF substrate 把封裝內部訊號與電源 fan out 到主機板；PCB 則負責整台伺服器的系統級連接。讀懂這些位置，就比較能理解為什麼 AI 伺服器會卡在先進封裝、ABF 產能、HBM 整合與良率。
1. 為什麼需要 CoWoS？
AI accelerator 最大的挑戰之一，是 GPU/ASIC 和 HBM 之間需要非常大的資料通道。HBM 的優勢在於頻寬高，但高頻寬不是抽象名詞，而是大量平行線路、很短的連接距離、良好的訊號完整性，以及足夠的供電與散熱能力。
如果把 GPU 和 HBM 直接拉到一般 PCB 上，線路會太長、pitch 太粗、寄生效應太大，而且很難塞下足夠的高速訊號線。這就像要用一般道路承載高鐵等級的流量：不是不能走，而是效率、功耗、延遲與可靠度都會失控。
CoWoS 的核心想法，就是在 GPU/HBM 下方放一層 Si Interposer，讓晶片之間先在封裝內完成超高密度互連，再往下接到 ABF substrate 與主機板。它解決的是「晶片到晶片」的頻寬問題，而不是單純把元件黏在一起。
從系統角度看，CoWoS 不是單一材料，也不是單一製程步驟，而是一個整合封裝平台。它把多顆 die、HBM stack、silicon interposer、ABF substrate、underfill、bump、測試與散熱整合成可出貨的高階加速器模組。
這也是為什麼 AI 晶片供應會受到封裝產能影響。即使 GPU die 與 HBM die 都已經準備好，如果 interposer、ABF substrate、組裝、測試或散熱方案跟不上，最後的 accelerator module 仍然無法大量交付。
2. CoWoS 的結構與流程
CoWoS 的全名可理解為 Chip-on-Wafer-on-Substrate。它的堆疊順序大致是：GPU/HBM 透過 microbump 放到 Si Interposer 上；interposer 透過 C4 bump 接到 ABF substrate；ABF substrate 再透過 BGA ball 接到主機板。
這個堆疊有一個重要規律：越靠近 die，互連密度越高、線路越細、pitch 越小；越往下到 substrate 與 PCB，線路逐漸變粗，任務也從高速 chip-to-chip routing 轉成 power delivery、fanout、機械支撐與系統連接。
製程上，CoWoS 不是把一堆元件一次貼上去就結束。典型流程會包含在 interposer wafer 上放置 GPU/HBM、做 underfill、背面研磨與 TSV 露出、切割成單顆 package unit、再接到 ABF substrate，最後做 ball mount 與電性測試。每一步都會影響良率、翹曲、可靠度與成本。
工程上最難的地方，是這個堆疊把半導體製程、封裝組裝、材料、熱機械應力與電性測試綁在一起。任一層的缺陷，都可能讓整個高價模組報廢。因此先進封裝追求的不只是「更細線路」，還包含可量產的良率與可維修的供應鏈。
3. 從 CoWoS 到 CoPoS：從 wafer 走向 panel
CoWoS 是目前高階 AI 封裝的主流之一，主要以 wafer-based 的方式製作 interposer 與封裝單元。CoPoS 則可以理解成把類似的高密度封裝思路推向 panel-based 製程，希望用更大的矩形面板支援更大的封裝面積、更多 HBM stack，以及更高的面積利用率。
為什麼要走向 panel？因為 AI accelerator 越做越大，HBM 數量增加，interposer 面積也變大。若仍受限於 12 吋晶圓與 reticle/製程尺寸，封裝尺寸、產能與成本都會遇到壓力。Panel-level packaging 的吸引力在於理論上可以容納更大的封裝與更高的單位面積產出。
但 CoPoS 不是把 wafer 放大成 panel 這麼簡單。panel 的翹曲控制、對位精度、清洗、鍍銅、研磨、搬運、設備尺寸、材料均勻性與良率模型都會變得更難。它代表的是下一代先進封裝平台，而不是一個立刻取代 CoWoS 的簡單替代品。
對產業來說，CoPoS 的意義不只在封裝廠。它會牽動設備商、材料商、ABF substrate、清洗與檢測、暫時鍵合、面板搬運、良率監控與設計規則。換句話說，封裝平台一旦變大，整條供應鏈都要跟著升級。
4. Si Interposer 是什麼？
Si Interposer 可以把它想成一片「不負責計算、但負責高密度繞線」的矽平台。它通常沒有 GPU 那樣的運算邏輯，而是提供微米級 RDL、TSV 與高密度 routing，讓 GPU 與 HBM 可以在封裝內用短距離、大寬度的方式交換資料。
和一般有機基板相比，矽中介層可以做出更細的線寬與間距，因此很適合處理 HBM 這種需要大量平行線路的介面。HBM 的價值不只是單顆 memory stack 的速度，而是它能透過 interposer 和 compute die 形成極寬的資料通道。
Si Interposer 的代價則是成本與製程複雜度。它需要 wafer-level 製程，包含 TSV 深孔、絕緣層、barrier/seed、銅填孔、CMP、RDL、背面研磨、TSV 露出與 backside pad。這些步驟讓 interposer 具備高密度能力，也讓它成為產能與良率管理的關鍵。
因此看 Si Interposer 時，不能只看它「有沒有電路」。它真正的價值是把 die-to-die 連接變短、變密、變可控，讓資料不用繞遠路。對 AI 計算來說，少搬一段路、少一點寄生效應、少一點功耗，就可能換成更高的有效吞吐量。
5. Si Interposer 製程為什麼麻煩？
Si Interposer 的製作從一片矽晶圓開始。前段會先做深 TSV etch，形成穿透矽的垂直通道；接著在孔壁加上絕緣層、barrier layer 與 seed layer，避免漏電與擴散，再用電鍍把銅填進 TSV。填孔後需要 CMP，把表面磨平，才能繼續做上方 RDL。
RDL 負責水平繞線，TSV 負責垂直導通。這兩者合起來，才讓上方 GPU/HBM 的訊號能穿過 interposer，往下接到 ABF substrate。換句話說，interposer 同時要處理「平面內的高密度 routing」與「上下層之間的垂直連接」。
後段製程還包括 carrier bonding、back grinding、露出 TSV、背面 RDL/pad 與 debond。這些步驟的共同難點，是 interposer 變薄後更脆弱，且任何翹曲、裂片、對位誤差、銅柱缺陷或殘留污染，都可能影響後續組裝與最終良率。
這也是為什麼先進封裝的產能擴充不只是多買機台。它還需要製程 recipe、材料匹配、缺陷檢測、可靠度驗證、封裝設計規則與量產經驗。高階 AI package 的價值越高，良率損失就越痛。
6. CoWoS 和 ABF：不是取代，而是分工
很多人容易把 CoWoS、Si Interposer、ABF substrate 混在一起。最簡單的分法是：CoWoS 是整合封裝平台；Si Interposer 是 CoWoS 裡面負責高密度 chip-to-chip routing 的矽中介層；ABF substrate 是 package substrate，負責把封裝內部訊號與電源往外扇出到主機板。
Si Interposer 的線路很細、密度很高，適合 GPU/HBM 這種短距離、高頻寬連接。ABF substrate 的線路比 interposer 粗，但面積更大、層數多，能做電源配送、訊號 fanout、機械支撐與 BGA 連接。兩者不是誰比較高級、誰取代誰，而是在不同尺度上解決不同問題。
從供應鏈角度看，AI 伺服器需要兩者都穩。若 CoWoS 產能不足，GPU/HBM 無法完成高密度封裝；若 ABF substrate 供應不足，package 無法可靠接到主機板。這也是為什麼先進封裝題材常常同時牽涉 foundry、OSAT、substrate、材料與設備。
可以把 CoWoS/Si Interposer 想成晶片之間的高架快速道路，把 ABF substrate 想成把高速道路接到城市路網的交流道與分配層。沒有前者，GPU/HBM 跑不出足夠頻寬；沒有後者，整個 package 無法穩定接入伺服器系統。
7. ABF 和 PCB：看起來像板，工程等級完全不同
ABF substrate 和 PCB 都是「板」，也都會用到介電材料、銅箔、via、層壓與圖形化線路。但 ABF 面對的是先進封裝等級的要求：高 I/O density、fine pitch、flip-chip bump、微盲孔、低介電損耗、平坦度、銅厚均勻性、CTE 匹配與 warpage 控制。
一般 PCB 則負責系統層級連接，例如主機板上的 connector、power module、retimer、控制器與其他元件。它的線寬、pitch、層間對位與表面平坦度，不是為了讓 GPU/HBM die 直接 flip-chip attach 而設計。
所以不能說「既然 PCB 也能走線，為什麼不用 PCB 直接接 GPU/HBM？」真正原因是 pitch、寄生效應、訊號完整性、電源完整性、熱機械可靠度與封裝良率都過不了關。ABF substrate 是 package 內外之間的高階轉接層，而不是普通 PCB 的小一號版本。
對 AI/HPC 晶片來說，封裝設計本身就是架構設計的一部分。GPU/ASIC 要放幾顆 HBM、interposer 要多大、ABF 層數與線寬能不能支援、供電與散熱如何安排，最後都會回到效能、功耗、成本、良率與交期。
重點整理
CoWoS、Si Interposer、ABF substrate、PCB 不是四個可以互相替換的名詞，而是一個高階封裝堆疊中的四種角色。
- CoWoS：把 GPU/HBM 等 die 整合到高密度先進封裝中。
- Si Interposer：負責封裝內部微米級、高密度、短距離 chip-to-chip routing。
- ABF substrate：負責 package 到 motherboard 的 fanout、供電、機械支撐與可靠度。
- PCB：負責伺服器系統層級的元件連接、電源模組與外部介面。
- CoPoS：把高密度封裝從 wafer-based 推向 panel-based，目標是更大封裝、更高面積利用率與下一代 AI package。
先進封裝不是「後段配角」，而是 AI 晶片能不能把算力、記憶體、供電與散熱組成可量產系統的關鍵。
References
- TSMC 3DFabric advanced packaging：台積電官方 3DFabric 技術總覽，包含 CoWoS、SoIC、InFO 等先進封裝與 3D 整合平台。這個 reference 適合用來確認 CoWoS 在台積電整體先進封裝家族中的位置，以及不同封裝平台各自負責的整合層級。
- TSMC CoWoS：台積電官方 CoWoS 說明頁，介紹 Chip-on-Wafer-on-Substrate 的整合概念，以及為什麼它適合高密度 HBM 與邏輯晶片封裝。本文中關於 GPU/HBM、Si Interposer 與高頻寬封裝的討論，主要可對照這個官方技術脈絡。
- ASE 2.5D and 3D IC packaging：日月光對 2.5D/3D IC packaging、HBM integration 與 heterogeneous integration 的產業介紹。這個 reference 可用來補充 OSAT 與封裝組裝視角，理解先進封裝不只是 interposer，也包含 assembly、test、substrate 與系統級整合。
- Ajinomoto Build-up Film：Ajinomoto 官方對 ABF（Ajinomoto Build-up Film）的介紹。ABF 是高效能半導體 package substrate 的重要材料之一，適合用來對照本文中 ABF substrate 和一般 PCB 的差異，以及為什麼 AI/HPC package 需要更高階的 build-up substrate。
學習指南
HBM 與先進封裝
先備知識
- 基本晶片、封裝與 PCB 概念
我學會了什麼
- 區分中介層、載板與 PCB 角色
- 說明 Chiplet 為何需要高密度整合
- 辨識 ABF 載板限制