CPU 與記憶體系統
從核心管線一路走到 Cache、Coherence、NoC 與一致性記憶體擴充。
學習路徑
選一條路徑、依序閱讀、完成小測驗;進度只保存在這個瀏覽器,不需要登入。

先理解雜湊、加密、身分與安全通道,再選擇要用的機制。
適合先建立安全觀念的讀者。
選這條路線 →
從晶片身分與金鑰儲存,追蹤開機、遠端證明與更新的信任鏈。
適合晶片架構與系統設計者。
選這條路線 →
從韌體摘要與感測器加密開始,安排資料路徑及交付規則,再檢查結果被改動後是否會造成錯誤放行。
適合具備暫存器、位元運算與同步 RTL 基礎的讀者。先選 SHA-256 或 AES,再依序閱讀防竄改第 1~3 課。
選這條路線 →
把設計宣稱接到評估證據、驗證範圍與產品生命週期責任。
適合技術主管與產品團隊。
選這條路線 →從核心管線一路走到 Cache、Coherence、NoC 與一致性記憶體擴充。
26 課完整路線:從單核、平行工作與記憶體系統,走進 Arm、RISC-V 與 CPU 設計選修。
從處理器與推論晶片的資料需求,走到 HBM 堆疊、修復與先進封裝。
一個持續擴充的 AI 系列,從 LLM 推論、Token、KV Cache、資料搬移到 AI 加速器架構。