多核吞吐 CPU 小教室：為什麼核心變多，工作不一定更快？
從照片轉檔出發，分清單張延遲、整批加速與服務吞吐。用算例理解平行工作、Amdahl、共享瓶頸與成本，再檢查 AI 工作流、RISC-V 和需求反彈的適用條件。
SEMICONDUCTOR TECHNOLOGY
半導體技術
從先進封裝、HBM、AI 推論架構到半導體系統技術，整理晶片與封裝的工程脈絡。
Cerebras 晶圓級 AI 漫畫小教室：為什麼把處理器做到整片晶圓？
十二張漫畫從資料搬移、reticle stitching 與缺陷容忍，講到片上 SRAM、dataflow、CSoft、CS-4、prefill／decode，以及 Cerebras、GPU、Taalas 的架構取捨。
Cache 與 Coherency 漫畫小教室：從 Memory Wall 到 CXL
從資料等不到、多核心副本不同步的例子，理解 Cache、MESI、Snoop 與 Directory 如何合作，再看 False Sharing、記憶體順序與 CXL 的限制。
Taalas 硬連線推論漫畫小教室：把模型權重做進晶片
十張漫畫從 HBM 搬移瓶頸講到 4-bit 候選表、one-hot 選路、跨維度累加與 HC1 的專用化代價。本課以教室教學模型拆解硬連線推論的工程直覺，並標明官方數字的測試邊界。
一句話，走完 Token、Attention 到 KV Cache
用「小美養貓」這句例子，拆開 token、位置資訊、Q/K/V、attention、residual connection 與 KV cache，說清楚自回歸 LLM 每產生一個新 token 時，哪些資料能沿用、哪些工作仍得重做。
AI 漫畫小教室 #1：LLM Token 與 KV Cache
這篇先用六張漫畫回答一個問題：LLM 為什麼能一句一句接出像樣的回答？我們會從「猜下一個字」開始，慢慢帶到 token、向量、K/V 筆記與 KV Cache，最後再看為什麼對話越長，AI 系統越容易被記憶體與資料搬移拖慢。
CRA 漫畫小教室：從法規、產品分級到 CE 合規與供應鏈證據
這篇把歐盟 CRA 當成產品上市前的資安檢查表：先看哪些產品會被管，再看 2026 通報、產品分級、Annex I 要求、符合性評估與 CE 證據怎麼串在一起。
高效能單核 CPU 小教室：為什麼同樣 GHz，效能會差兩倍？
兩顆 CPU 都標示 3GHz，為什麼完成同一份工作卻快慢不同？從工廠產線的例子出發，理解 IPC、分支預測、亂序執行與記憶體等待，再學會判斷規格表沒有告訴你的效能差異。
AI 推論晶片架構漫畫小教室：從 GPU + HBM 到 ASIC + CXL + DRAM + NMC
這篇先問一個直覺問題：AI 晶片很會算，為什麼還會等資料？六張漫畫會把 GPU、HBM、ASIC、CXL、DRAM 與近記憶體運算放回同一張供應鏈圖，說清楚推論系統真正卡在哪裡。
HBM 小教室第二部分：Base Die 與 Repair 演進
這篇先把 HBM Base Die 想成整疊記憶體底部的控制室：它不只連接 GPU，也負責測試、監控與修復。讀完會懂為什麼 3D 堆疊讓 repair 從「換顆 DRAM」變成整包 AI package 的良率問題。
HBM 小教室：GPU 為什麼需要高頻寬記憶體？
這篇先把 HBM 想成一條超寬資料高速公路：GPU 越會算，越需要穩定餵資料。五張漫畫會帶你看懂 GDDR 的限制、HBM 的封裝方式、TSV 垂直通道，以及 HBM4 為什麼又寬又難做。
半導體封裝小教室：從 CoWoS 到 ABF
這篇把先進封裝講成「把晶片彼此搬近」：先看 AI 為什麼需要 CoWoS，再看 Si Interposer、CoPoS、ABF substrate 與 PCB 各自解決哪一段距離、頻寬與良率問題。
